🎯 Czym naprawdę jest ta rola?Rola polega na rozwijaniu open-source'owych narzędzi do projektowania układów scalonych (ASIC) i FPGA, takich jak symulatory SystemVerilog, toolchain SystemVerilog-to-GDSII oraz narzędzia do syntezy i place & route. Zespół pracuje z najnowszymi technologiami chip design, a zadania obejmują implementację nowych funkcji, naprawę błędów, optymalizację wydajności (od algorytmów po niskopoziomowe optymalizacje) oraz pisanie testów automatycznych i skryptów CI. Praca odbywa się w środowisku Linux.